台积电近期在欧洲开放创新平台论坛上宣布了一项重要进展，其第二代2纳米级制程技术N2P和N2X已准备好迎接电子设计自动化（EDA）工具和第三方IP模块的支持。这一消息标志着芯片设计厂商可以开始基于台积电的最新生产节点进行芯片开发，充分利用GAA晶体管架构和低电阻电容器的优势。
据悉，Cadence、Synopsys、Siemens EDA和Ansys等主要EDA工具供应商已经为台积电的N2P制造工艺做好了准备。这些工具已经通过了N2P工艺开发套件（PDK）版本0.9的认证，这一版本被认为足够成熟，因为N2P工艺预计将于2026年下半年投入大规模生产。
各种第三方IP供应商，包括台积电本身、Alphawave、ABI、Cadence、Synopsys、M31和Silicon Creations，已经提供了预硅设计套件，其中包括标准单元、GPIO、SRAM编译器、ROM编译器、内存接口、SerDes和UCIe产品。这些IP模块将使芯片设计厂商能够更高效地开发基于N2P和N2X技术的芯片。
台积电N2系列工艺技术相较于前代有了显著的增强，主要得益于纳米片全栅极（GAA）晶体管和超高性能金属-绝缘体-金属（SHPMIM）电容的引入。纳米片GAA晶体管可以根据需要调整通道宽度，以实现高性能或低泄漏操作，而SHPMIM电容则能够增强电源稳定性并促进片上解耦。据台积电介绍，SHPMIM电容的容量密度是其前代的两倍以上，同时还将Rs片状电阻和Rc通孔电阻降低了50%。
与第一代N2工艺相比，N2P在功耗和性能上都有所提升。在相同频率和晶体管数量下，N2P的功耗可降低5%-10%；在相同功耗和晶体管数量下，其性能可提高5%-10%。而N2X则拥有更高的FMAX电压，专为数据中心CPU、GPU和专用ASIC设计，能够提供更好的性能。值得注意的是，N2P和N2X在IP层面是兼容的，这意味着使用N2X的公司无需重新开发为N2P设计的任何东西。
台积电去年曾在欧洲OIP论坛上透露，其N2工艺技术的生态系统正在发展中，EDA工具和部分第三方IP已经通过了认证。而在今年的OIP活动上，台积电宣布了一个重要里程碑：主要供应商的所有EDA程序不仅通过了初代N2的认证，还通过了改进版本N2P的认证。这一进展表明，台积电及其合作伙伴正在按计划推进N2系列工艺技术的开发。
虽然一些拥有早期PDK和预生产EDA工具的台积电密切合作伙伴已经设计了基于N2系列工艺技术的处理器（如苹果），但资源有限的小型芯片设计公司仍需等待兼容的EDA程序和IP模块的开发。然而，随着N2P工具的0.9v PDK版本的提供，这些公司现在可以更加确信地开始他们的设计工作了。
