台积电在新竹宝山工厂的2nm芯片试产工作已经拉开序幕，并取得了超出内部预期的成果。据知情人士透露，该批次的良率达到了60%，为后续的量产奠定了坚实的基础。不仅如此，台积电还计划在明年上半年于高雄工厂启动2nm芯片的试产流程。
在半导体制造业中，达到70%或更高的良率是批量生产芯片的关键指标。从台积电目前的进展来看，他们有信心在2nm芯片大规模量产之前，将良率提升至满足量产标准的水平。这一消息无疑为行业内外带来了极大的振奋。
然而，随着2nm技术的突破，其成本也随之飙升。据悉，台积电2nm晶圆的价格已经突破了3万美元大关，相比之下，目前3nm晶圆的价格区间大约在1.85万至2万美元之间。这意味着，采用2nm工艺将带来显著的成本增加。
不过，值得注意的是，台积电的实际订单报价并非一成不变，而是受到多种因素的影响，包括具体客户、订单量以及可能的优惠政策等。因此，3万美元的报价只能作为一个大致的参考数字。
回顾台积电的发展历程，从2004年发布90nm芯片至今，其晶圆报价已经经历了多次大幅上涨。特别是在进入7nm、5nm制程时代后，报价更是突破了万元大关，5nm晶圆的价格更是高达16000美元。而即使考虑到2023年6%的涨幅，这一价格趋势依然十分明显。
随着高通、联发科等芯片巨头纷纷转向3nm工艺制程，相关终端设备也迎来了一轮涨价潮。半导体业内人士指出，由于先进制程的报价居高不下，芯片厂商的成本压力巨大，这很可能导致他们将成本压力转嫁给下游客户或终端消费者。
在2nm制程节点上，台积电首次采用了Gate-all-around FETs晶体管技术，并搭配了NanoFlex技术，为芯片设计人员提供了更加灵活多样的标准元件选择。据预计，与现有的N3E工艺相比，N2工艺在相同功率下性能将提升10%到15%，或者在相同频率下功耗将下降25%到30%，同时晶体管密度也将提升15%。
