台积电在近期举办的2025年北美技术论坛上，不仅揭开了其最先进的A14逻辑制程的神秘面纱，还在先进封装技术方面带来了一系列令人瞩目的进展。
据台积电透露，他们正朝着2027年实现9.5倍光罩尺寸的CoWoS技术量产的目标迈进。这一技术的突破意味着，利用台积电的先进逻辑技术，可以将多达12个甚至更多的HBM（高带宽存储器）堆叠整合到一个封装中，从而极大地提升了单个封装所能容纳的芯片面积。
在更大晶圆尺寸封装系统领域，台积电推出了SoW系统级晶圆技术的新升级——SoW-X。与SoW-P采用的Chip-First流程不同，SoW-X采用的是Chip-Last流程，即先在晶圆上构建中介层，然后再添加芯片。台积电计划于2027年实现这一技术的量产。
台积电还展示了一系列高性能集成解决方案，其中包括专为HBM4设计的N12和N3制程逻辑基础裸晶，以及运用COUPE紧凑型通用光子引擎技术的SiPh硅光子整合方案。这些技术的推出，无疑将进一步推动高性能计算（HPC）和人工智能（AI）领域的发展。
台积电还介绍了针对AI应用的新型集成型电压调节器/稳压器（IVR）。与传统的电路板上的独立电源管理芯片（PMIC）相比，IVR在垂直功率密度传输方面表现出色，传输效率高达5倍。这一技术的推出，将进一步提升AI芯片的能效表现。
